重慶艾輯電子科技有限公司

檢測通 >> 重慶艾輯電子科技有限公司

首頁

公司簡介

邏輯分析儀acute支持總線SPI

這真不是您需要的產(chǎn)品？
品　　牌：

直接提問 | 回首頁搜
出廠價：
0 元/臺

主要規(guī)格：
TL2X36

用　　途：
用于數(shù)據(jù)總線分析

SPI 1.1 緣由 SPI串行周邊接口(Serial Peripheral Interface Bus，SPI)，類似I2C，是一種4線同步序列數(shù)據(jù)協(xié)議，適用于可攜式裝置平臺系統(tǒng)。串行周邊接口一般是4線，有時亦可為3線或2線。 1.2 SPI參數(shù)設(shè)置 (1) 參數(shù)設(shè)置 a. 類別選擇 SPI 類別，缺省為 3 線-SPI，收錄有： • 4線-SPI→使用SCK, CS, SDI或SDO 您可以分別分別設(shè)置CS、SDI、SDO之觸發(fā)緣。CS缺省為Active Low、SDI/SDO缺省為Active High。由于SDI與SDO數(shù)據(jù)會同時出現(xiàn)。您可以在顯示數(shù)據(jù)通道里面選擇最后顯示之?dāng)?shù)據(jù)是SDI only、SDO only或Both兩者都顯示，缺省為Both。 • 3線-SPI→使用SCK, CS, SDA 在3線使用Slave select模式下，只需要1個數(shù)據(jù)通道(可為SDI or SDO)。您可以分別分別設(shè)置CS、Data之觸發(fā)緣。CS 缺省為Active Low。Data缺省為Active High。一般的應(yīng)用，數(shù)據(jù)信道是單線單向的方式傳輸數(shù)據(jù)。我們也提供了單線雙向傳輸模式。如下圖。您只需將「SDI(寫入)-等候-SDO(讀取)」打勾，就可以設(shè)置雙向傳輸之bit數(shù)。我們以Master為觀點，寫入長度即為Master把數(shù)據(jù)放到數(shù)據(jù)通道的bit數(shù)，最小為1。等候Slave處理的bit數(shù)，最小為0。然后再依讀取長度來收集數(shù)據(jù)，最小為1。此3個參數(shù)設(shè)置值，最大為65535。 • 3線-SPI(不使用Slave select) 使用SCK, SDI, SDO 因為沒有使用CS，所以必須設(shè)置SCK之Idle time，作為 Frame之分隔時間。在3線不使用Slave select模式下，您需設(shè)置SDI/SDO所在的通道。及其觸發(fā)緣，缺省為Active High。并設(shè)置好作為Frame分隔之等候Clock Idle的時間即可。由于SDI與SDO數(shù)據(jù)會同時出現(xiàn)。您可以在顯示數(shù)據(jù)通道里面選擇最后顯示之?dāng)?shù)據(jù)是SDI only、SDO only、或Both 兩者都顯示，缺省為Both。 • 2線-SPI(不使用 Slave select) 使用SCK, SDA 因為沒有使用CS，所以必須設(shè)置SCK之Idle time，作為 Frame之分隔時間。在2線不使用Slave select模式下，您需設(shè)置數(shù)據(jù)所在的通道。及其觸發(fā)緣，缺省為Active High。并設(shè)置好作為Frame分隔之等候Clock Idle的時間即可。一般的應(yīng)用，數(shù)據(jù)信道是單線單向的方式傳輸數(shù)據(jù)。在不使用Slave select，且Frame之分隔時間不為0時，其應(yīng)用范例如下。信號只有CLK, DATA. Frame分隔時間為6 us，數(shù)據(jù)觸發(fā)沿在Rising?？梢钥闯觯贑lock暫停間隔超過6 us時，就會被識別為Idle。在不使用Slave select，且Frame之分隔時間為0時，可成為另一種連續(xù)數(shù)據(jù)的分析，如下圖所示。信號只有CLK, DATA。而Frame分隔時間為 0，數(shù)據(jù)觸發(fā)沿在Falling。我們也提供了單線雙向傳輸模式。如下圖。您只需將「SDI(寫入)-等候-SDO(讀取)」打勾，就可以設(shè)置雙向傳輸之bit數(shù)。我們以Master為觀點，寫入長度即為Master把數(shù)據(jù)放到數(shù)據(jù)通道的bit數(shù)，最小為1。等候Slave處理的bit數(shù)，最小可為0。然后再依讀取長度來收集數(shù)據(jù)，最小為1。。此 3個參數(shù)設(shè)置值，最大為65535。 b. 使用外部Clock 若不使用外部Clock，則您需選擇SCK所在的信道位置。若使用外部Clock的設(shè)置被打勾時，表示您將使用SCK作為邏輯分析儀的Sample rate clock，這樣SCK必須接在邏輯分析儀所指定的通道上。實際硬件可外接Clock頻率上限如下所列。 • TL2x36：200MHz • PKLA1x16：75MHz • PKLA1616+：125MHz 以TL2236為例，您將會看到下列畫面，指示您要把SCK接在CH 35。 c. 位順序您可設(shè)置解析SPI數(shù)據(jù)時，為MSB first or LSB first，缺省為LSB first。 d. 字長您可設(shè)置每個Data word size，以bit為單位，SPI解析時，將會以此數(shù)值作為收集每個Data word的位數(shù)。最小值為4，最大值為32。默認(rèn)值為8。 e. 報告窗口 • 在報告顯示Idle狀態(tài)：SPI在應(yīng)用時，可能每次抓取數(shù)據(jù)的間隔都會有Idle的狀態(tài)出現(xiàn)，為了方便數(shù)據(jù)檢視。您可以設(shè)置報告窗口不顯示Idle狀態(tài)。缺省為會顯示Idle狀態(tài)。 • 顯示數(shù)據(jù)方式：可設(shè)置連續(xù)之SPI數(shù)據(jù)，是以8欄或16欄方式顯示于報告窗口。缺省為16欄，您可以在報告窗口最右側(cè)看到ASCII編碼的結(jié)果。 f. Data Valid from SCK 在某些使用 SPI 傳輸?shù)难b置，其數(shù)據(jù)輸出后到數(shù)據(jù)有效數(shù)據(jù)會有一段延遲時間，此時間不會在 Clock 的Eage上。因此，配合此類裝置，您可以設(shè)置 Data valid from SCK 來延遲這個時間?？奢斎胙舆t時間以采樣率為單位 Range是0-3。缺省就是不延遲。若設(shè)置為 1，當(dāng)采樣率是 200MHz，則實際延遲時間就是5 ns。 (2) 波形顏色可設(shè)置SDI/數(shù)據(jù)/寫入通道顏色及SDO/讀取通道顏色。 (3) 分析范圍選擇分析的范圍，從起始位置到結(jié)束位置之間作分析。 1.3 分析結(jié)果 (1) 使用3線-SPI，Internal clock模式 (2) 使用3線-SPI，External clock模式

重慶艾輯電子科技有限公司

詹

[聯(lián)系時請說明來自檢測通]

在線客服：
留言咨詢

聯(lián)系方式：
請點擊查看電話

郵件：
發(fā)送郵件

地址：
工業(yè)園區(qū)星漢街5號新蘇工業(yè)坊B幢2樓07/08#

重慶艾輯電子科技有限公司

熱門推薦

邏輯分析儀acute支持總線SPI

推薦產(chǎn)品