碳化硅的長期運(yùn)行可靠性是目前業(yè)內(nèi)關(guān)注的核心問題之一。由于寬禁帶半導(dǎo)體器件本身的特性，如大量的界面陷阱導(dǎo)致的閾值電壓漂移問題，傳統(tǒng)的基于硅器件的失效模型已無法充分覆蓋碳化硅的情況；研究表明需要采取動態(tài)的老化測試手段來進(jìn)行評估。

針對SiC分立器件和模塊，廣電計量參照J(rèn)EDEC、AECQ101及AQG324標(biāo)準(zhǔn)進(jìn)行檢測驗證，能力不僅覆蓋用于驗證傳統(tǒng)Si器件長期穩(wěn)定性的所有方法，還開發(fā)了針對SiC器件不同運(yùn)行模式的特定試驗，在較短時間內(nèi)了解功率器件的老化特性，見表1。

表1 SiC器件/模塊特定可靠性試驗

DGS（Dynamic gate stress）測試

DGS測試在測試過程中，會向DUT（待測器件）的柵極以矩形波信號形式施加應(yīng)力信號，應(yīng)力循環(huán)作用期間，會同時將DUT調(diào)整至所需的應(yīng)力溫度。按照規(guī)定的時間間隔要求，暫停施加應(yīng)力，并測量DUT的Vth。DGS測試主要是用于檢查多個SiC芯片并聯(lián)不均流問題，檢測模塊Layout對SiC芯片動態(tài)Vth漂移、Rdson增加以及效率降低的影響。

DRB（Dynamic reverse bias）測試

DRB測試主要是通過高du/dt的作用，完成對器件內(nèi)部鈍化層結(jié)構(gòu)的充放電，從而達(dá)到對SiC器件加速老化的目的。DRB測試能夠較好的檢測出SiC器件鈍化層結(jié)構(gòu)的缺陷，也能夠發(fā)現(xiàn)生產(chǎn)過程中以及封裝材料里的有害離子污染。因此，對于SiC功率器件來說，動態(tài)的反偏測試是強(qiáng)烈建議的。

DH³TRB（Dynamic high-humidity, high-temperature reverse bias）測試

DH³TRB測試是為了驗證整個SiC器件結(jié)構(gòu)的薄弱環(huán)節(jié)——難以完全密封的問題。半導(dǎo)體芯片和接合線位置的硅膠由于材料性質(zhì)原因會被濕氣進(jìn)入并到達(dá)鈍化層。器件的鈍化層結(jié)構(gòu)缺陷和芯片邊緣密封中的弱點，在濕度的作用下，會受到負(fù)載的不同影響。同時，污染物也能夠通過濕氣傳輸轉(zhuǎn)移到關(guān)鍵區(qū)域，進(jìn)而導(dǎo)致器件失效。DH³TRB測試是針對于SiC器件附加的通用可靠性測試項目。目前，針對高du/dt條件下，SiC器件的薄弱環(huán)節(jié)能否被檢測出來，相應(yīng)的測試標(biāo)準(zhǔn)也仍在探索階段[9]。

廣電計量參照J(rèn)EDEC、AECQ101及AQG324標(biāo)準(zhǔn)進(jìn)行檢測驗證，在較短時間內(nèi)了解功率器件的老化特性。

試驗咨詢：鐘工 150-1416-6472